FPGA Engineer

Onze opdrachtgever breidt een bestaand hardware-ontwikkelteam uit en zoekt een Senior FPGA Engineer ter ondersteuning van de ontwikkeling van high-speed sensordata-acquisitiesystemen en dedicated multi-gigabit communicatielinks. Dit is een freelance opdracht van 12 maanden voor een ervaren FPGA-engineer die snel productief kan worden en zelfstandig kan werken binnen een bestaande architectuur. Je neemt verantwoordelijkheid voor RTL-implementatie, I/O en datapaden, met sterke focus op timing, latentie en betrouwbaar cross-domain gedrag.

De initiële behoefte is voor 1-2 engineers, met een start zo snel mogelijk of binnen een maand. De rol is gevestigd in Overijssel, met twee dagen per week op locatie.

Hoofdverantwoordelijkheden: ontwerpen en implementeren van FPGA-functionaliteit met RTL; werken met Intel/Altera FPGA's, idealiter de Agilex-familie; ontwikkelen en onderhouden van high-speed transceiver-functionaliteit en multi-gigabit communicatielinks; werken met transceiver-snelheden vanaf ongeveer 12.5 Gbps; ontwerpen van timing-kritische RTL die op 200 MHz en hoger werkt; monitoren en optimaliseren van latentie over het datapad; ondersteunen van sensordata-acquisitie en overdracht van data naar een centraal systeem; ontwikkelen en onderhouden van SPI-interfaces, inclusief interfaces naar ADC's; debuggen van timing, clock-domain crossing en andere FPGA-gerelateerde problemen; ondersteunen van FPGA I/O en interface-controle; bijdragen aan architectuur- en specificatiebesprekingen waar nodig; zelfstandig werken binnen een bestaande architectuur en leveren met beperkte inwerktijd.

Vereisten: meerdere jaren senior, hands-on FPGA-engineeringervaring; sterke ervaring met high-speed FPGA-transceivers; ervaring met Intel/Altera FPGA's, idealiter Agilex; bewezen ervaring met multi-gigabit communicatielinks, idealiter op 12.5 Gbps of hoger; sterke RTL-ontwerpervaring; ervaring met het ontwerpen en behalen van timing closure op FPGA-ontwerpen die op 200 MHz of hoger werken; sterk begrip van clock-domain crossing en timing-uitdagingen; ervaring met latentie-gevoelige datapaden; ervaring met SPI- en ADC-interfaces; vermogen om hardware-architectuur te lezen en te begrijpen en nauw samen te werken met hardware-engineers; comfortabel zelfstandig werken en snel productief worden; professionele werkvaardigheid in het Engels.

Het aanbod: 12-maands freelancecontract; start zo snel mogelijk of binnen een maand; 2 dagen per week op locatie in Overijssel; kans om te werken aan high-speed sensordata-acquisitie en multi-gigabit communicatietechnologie; senior positie binnen een groeiend hardware-ontwikkelteam; initiële behoefte voor 1-2 engineers. De sterkste kandidaten brengen een echt senior FPGA-achtergrond, vooral rond high-speed transceivers, multi-gigabit datalinks en timing-kritische RTL.

Ervaring met Agilex of vergelijkbare Intel/Altera-apparaten is bijzonder relevant. Deze rol is minder gericht op geavanceerde DSP of complexe control-loop-ontwikkeling. De kernuitdaging is het samenbrengen van high-speed transceivers, robuuste RTL, timing closure, latentie, I/O en sensordata-acquisitie binnen een bestaande architectuur.